计算机学院

并行程序设计

中国自主处理器架构发展调研报告

姓名：罗雅淇

学号：2313483

专业：计算机科学与技术

2026 年 3 月 29 日

目录

1 摘要 **2**

2 国产 CPU/GPU/NPU 发展历史 **2**
2.1 飞腾 CPU：从 SPARC 到 ARM 的架构迁移 2
2.2 华为鲲鹏与昇腾：制裁前后的两段历史 2
2.2.1 制裁前（2004—2020）：积累阶段 2
2.2.2 制裁后（2020 至今）：倒逼自主化 3
2.3 摩尔线程 MUSA：通用 GPU 的国产探索 3
2.4 总结：三条技术路径的共性 3

3 代表性国产 CPU/NPU 微架构深度调研 **4**
3.1 鲲鹏 920：面向云计算的通用服务器 CPU 4
3.1.1 整体 SoC 架构 4
3.1.2 TaiShan V110 单核微架构 5
3.1.3 存储层级与片上互联 5
3.2 昇腾 910：面向 AI 训练的专用 NPU 5
3.2.1 整体架构 5
3.2.2 DaVinci Core：三维计算单元的设计逻辑 6
3.2.3 片上存储层级 6

4 进阶调研：国内外最新处理器对比 **7**
4.1 桌面 CPU 横向对比：以飞腾为基准 7
4.1.1 国内外最新桌面 CPU 参数对比 7
4.1.2 桌面 CPU 差距分析与制约因素 7
4.2 GPU 横向对比：以摩尔线程为基准 7
4.2.1 最新国内外 GPU 参数对比 7
4.2.2 GPU 差距分析与制约因素 8
4.3 NPU：以华为昇腾 910C 为基准 8
4.3.1 最新国际 AI 加速器（NPU）横向对比 8
4.3.2 NPU 差距分析 8

5 展望：国产处理器的突围路径 **8**
5.1 展望未来 8

1 摘要

在当今全球半导体产业地缘政治博弈加剧的背景下，计算力的自主可控已成为中国国家战略的核心。中国自主处理器（CPU/GPU/NPU）的发展历程，是一场从底层指令集架构（ISA）受制于人到建立自主知识产权体系、从通用微架构效法先进到针对特定算力需求进行结构创新的深刻转型。

2 国产 CPU/GPU/NPU 发展历史

2000 年前后，科技部将通用 CPU 研制纳入 863 计划，龙芯、申威、飞腾三支国家队由此起步。此后，2014 年中央网络安全和信息化领导小组的成立，以及信创政策的持续推进，进一步强化了核心芯片自主可控的战略地位。2019 年以来美国实体清单制裁的持续升级，则彻底打断了国内企业依赖台积电先进制程的技术路径，客观上倒逼了全产业链的自主化进程。

在这一背景下，国产处理器形成了三条并行发展的技术线索：以飞腾为代表的国家队 CPU 路径、以华为海思鲲鹏/昇腾为代表的企业自主投入路径，以及以摩尔线程为代表的通用 GPU 新兴路径。

2.1 飞腾 CPU：从 SPARC 到 ARM 的架构迁移

业界两大 CPU 技术体系分别为 X86 和 ARM，今年来国产 CPU 大多选择以 ARM 为基础进行研发。飞腾（Phytium）的技术渊源可追溯至早期的 SPARC 架构探索，但其真正的跨越式发展其实是始于 2014 年转向 ARM 架构授权。

飞腾早期产品兼容 SPARC v9 指令集。2011 年推出的 FT-1500 采用台积电 40nm 制程，应用于天河一号 A 的服务节点。这一阶段的价值主要在于积累完整的 CPU 设计、验证与物理实现能力，但是受限于 SPARC 架构的软件生态。

2014 年飞腾转型采用 ARMv8 架构级授权，即在 ARM 指令集框架内自主设计微架构核（FTC66x 系列），而非使用 ARM 公版 Cortex 核。2019 年的 FT-2000/4（FTC663 核）主频提升至 2.6—3.0 GHz，性能相比上代翻倍，功耗降低约三分之一，并首次集成飞腾自定义的 PSPA 安全架构。2020 年推出的 8 核 FTC663，被广泛应用于 D2000 等桌面级和工业级芯片中，进一步将 SPECint 基准分值提升近一倍，同年腾云 S2500（64 核）量产，补齐高端服务器产品线。由于国内 IT 产业尚无实力构建全自主软硬件生态，飞腾 CPU 指令集从 IA-64、SPARC 最终变迁到 ARM，目标是为了获得更好的软件生态，这也是兼顾自主可控与实用性的一条非常好的现实路径。

2.2 华为鲲鹏与昇腾：制裁前后的两段历史

2.2.1 制裁前（2004—2020）：积累阶段

华为海思自 2004 年起投入 CPU 研发，历经 Hi1610/Hi1612/Hi1616 等服务器 CPU 迭代，于 2019 年 1 月推出旗舰产品鲲鹏 920。该芯片采用台积电 7nm 制程，最多 64 核，自研 TaiShan V110 核（ARMv8 架构级授权），集成 8 通道 DDR4 与 PCIe 4.0，SPECint 评分超过 930 分。同年，在 AI 加速器方向上，昇腾 910（台积电 7nm 代工）首次亮相，昇腾属于专用集成集成电路架构的 NPU（Neural Processing Unit，神经网络处理器），专为处理神经网络计算任务设计。它是基于华为原创的“达芬奇架构”，其核心创新在于针对矩阵乘加运算的专用三维 Cube 计算单元设计，相较传统 GPU 二维 MAC 阵列具有更高算力密度。

2.2.2 制裁后（2020 至今）：倒逼自主化

然而 2020 年美国商务部将华为列入实体清单，台积电随即停止为华为代工先进制程芯片，昇腾 910 的量产渠道被切断。华为被迫转向与中芯国际合作，利用 DUV 光刻技术实现 7nm 节点量产。由中芯国际代工的第二代昇腾 910B 每颗芯片可激活 20—25 个 AI 核心，少于台积电代工的第一代 910 的 30—32 个，反映出中芯国际在良率与产能上仍存在制约。尽管如此，昇腾 910B 已大面积采用自主产线量产，国内各大互联网企业相继下达大额订单，国内 AI 芯片市场的国产替代率显著提升。

近年的第三代昇腾 910C 则采取了更务实的封装策略：将两颗 910B 芯片通过先进封装技术整合，而非全新架构重设计，以在保证量产稳定性的前提下提升算力规模。分析师评估其性能约达 H100 的 80

2.3 摩尔线程 MUSA：通用 GPU 的国产探索

与华为针对 AI 算力的专用路径不同，摩尔线程选择了对标 NVIDIA 的全功能通用 GPU 路径，即同时覆盖图形渲染、AI 加速、科学计算与视频编解码四大引擎。其自主研发的 MUSA（元计算统一系统架构）是贯穿硬件到软件的全栈技术体系。

产品迭代经历了三代芯片：

- 2022 年 3 月首发第一代” 苏堤” 架构及 MTT S50/S2000；同年 11 月推出第二代” 春晓” 架构，基于此推出 MTT S80——国内首款支持 DirectX 12 的消费级游戏显卡，以及面向服务器的 MTT S3000；
- 2023 年 9 月发布第三代” 曲院” 架构，推出面向大模型训练的 MTT S4000 及千卡级夸娥（KUAE）智算集群。
- 2025 年，摩尔线程进一步发布第四代” 花港” 架构，宣称在相同工艺条件下算力密度提升 50%，并完成科创板上市，成为国产 GPU 领域首家公开挂牌企业。

软件生态上，摩尔线程提供 MUSIFY 代码自动转换工具，支持将 CUDA 代码迁移至 MUSA 平台，同时兼容 PyTorch、TensorFlow 等主流深度学习框架，构建独立于 CUDA 之外的国产 GPU 软件栈。

2.4 总结：三条技术路径的共性

观察上述的三条发展路径，可以归纳出一个共同的结构性规律：由于国产处理器发展较晚，面对当前卡脖子问题，想要弯道超车大多企业采用的策略是在硬件层面寻求架构级自主，在软件生态层面寻求与国际标准的最大兼容。比如，飞腾和鲲鹏均选择 ARMv8 架构级授权而非公版核，摩尔线程则通过 CUDA 兼容层降低软件迁移成本。但是理性地选择 ARM 架构授权并不以为着完全没有风险，这一授权关系本身即构成潜在的政治风险——若 ARM 公司迫于压力停止向中国企业续签架构级授权，国产 CPU 的技术路线将面临根本性动摇。

正是在这一背景下，RISC-V 作为一种完全开源、无需授权费的指令集架构，则成为指令集层面实现彻底自主的战略备选。香山处理器项目就是在 RISC-V 路线上进行发展的，经历了雁栖湖、南湖、昆明湖三代演进，第三代” 昆明湖（KMH）“核心采用 6 发射乱序超标量架构，支持 RISC-V RVA23 配置文件及向量（V）和虚拟化（H）扩展。据估算，在 3GHz 频率下 SPECint2006 评分可达约 45 分，足以与 ARM Neoverse-N2 一较高下。然而，虽然通过近年来的努力我国芯片设计的自主化程度已显著提升，但是先进制程代工对台积电的依赖所暴露的制造端脆弱性依然是一个尚未解决的问题。同时 ARM 架构授权也是一个隐藏的问题，

3 代表性国产 CPU/NPU 微架构深度调研

本报告选取鲲鹏 920（通用 CPU）与昇腾 910（AI NPU）作为代表性对象，进行了深度的调研。

3.1 鲲鹏 920：面向云计算的通用服务器 CPU

3.1.1 整体 SoC 架构

鲲鹏 920 内部并不是简单的“一堆核心加一块内存”，它的核心是以“集群”（Cluster）方式组织的，采用 Chiplet 封装方案，由多个 CPU 计算芯粒与一颗 16nm IO 芯粒组合而成，其中：

- 每颗 CPU 计算芯粒集成 32 个 TaiShan V110 核心，四核共享一组 LLC 标签，对应 LLC 数据分布在邻近的片上网络节点；
- DDR 控制器两两成对组织，每个芯粒设置独立的归属代理单元（HHA）负责一致性管理；
- 片间通过超级集群链路层连接器（SLLC）实现带缓存一致性的跨芯粒通信。

完整的鲲鹏 920 服务器版本由两颗芯粒组合，最终提供 64 核心、8 通道 DDR4、总内存带宽高达 1.5 Tb/s，支持 PCIe 4.0 及 CCIX 接口，总带宽 640 Gbps，片间通过华为缓存一致性总线（HCCS）480 Gbps 互联，最多支持四颗鲲鹏 920 组成 256 核 NUMA 系统。



FIGURE 4. Kunpeng 920 multichip system architecture.

知乎 @eyesighting

这一 Chiplet 设计的核心意图在于将计算芯粒与 IO 芯粒分开制造，前者采用 7nm 工艺追求计算密度，后者采用 16nm 兼顾 IO 接口的工艺成熟度，同时通过模块化复用降低设计成本。这种乐高式架构允许各种芯片组合与不同封装技术无缝集成，以满足不同的工作负载要求。

3.1.2 TaiShan V110 单核微架构

CPU 计算芯片包含三个组件：1）Taishan V110 内核；2）末级缓存（LLC）设计；3) 无缓冲 NoC。本文主要调研了 TaiShan V110 的架构设计，作为华为基于 ARMv8.2 架构级授权自主设计的服务器核心，其微架构针对云计算典型负载，比如大数据分析、分布式存储、高并发服务，进行了定制优化。

1. 前端——取值与分支预测：超标量流水线主要由取指令、指令译码、指令分派和整数执行组成。取指部件每周期最多从 64 KB、4 路组相联 L1 指令缓存中取出 4 条指令，分支预测单元同时支持静态与动态两种策略，动态预测通过两级预测器结合分支目标缓冲区（BTB）实现高速目标地址生成。

   经调研，独立评测揭示了 TaiShan V110 前端设计具有一定的局限性，其 L1 BTB 容量约 64 项，且按 cache line 而非 block 组织，当指令流中分支密度较高时有效容量会急剧下降；此外缺乏有效的指令预取机制，在代码足迹较大的负载下会出现较高的 L1 指令缓存失效率。这些特征表明 TaiShan V110 的前端设计偏保守，在大规模程序代码场景下存在明显瓶颈。

2. 后端——乱序执行：后端执行单元包括 3 条整数 ALU 流水线、1 条整数乘除法单元（MDU）、2 条浮点/向量（AdvSIMD）执行流水线，以及 2 个 Load/Store 端口并集成硬件自动预取器。乱序执行窗口在当时规模较大，Load Queue 容量 48 项，Store Queue 容量 32 项，与执行单元规格（2 个 Load AGU、1 个 Store AGU）相匹配。

3.1.3 存储层级与片上互联

鲲鹏 920 实现了多级内存层次结构。主要目的是将经常使用的数据子集放置在更靠近 CPU 核心的位置，以便更有效地管理加载/存储。下表列出了预期的带宽和延迟参数，并说明了它们在每个内存级别之间变化的平滑程度。两级互连（包括芯片间和芯片间连接）经过精心设计，以最大程度地减少存储器层次结构各级中不必要的数据移动。

3.2 昇腾 910：面向 AI 训练的专用 NPU

3.2.1 整体架构

神经网络训练的计算核心是海量的矩阵乘加运算，传统的 GPU 通过 CUDA 核心阵列和 Tensor Core 来加速这一过程，而昇腾 910 的设计理念是更进一步：将矩阵计算从二维 MAC 阵列升维至三维 Cube 结构，在硅片面积上以更高密度执行矩阵运算。

昇腾 910 SoC 集成 32 个 DaVinci AI Core（用于神经网络计算）与 4 个 AI CPU 核心（基于 TaiShan 架构，负责非矩阵的通用控制计算），所有组件通过内部总线互联。32 个 DaVinci 核在片上以 6 行 4 列的 Mesh 片上网络（NoC）拓扑排列，采用台积电 7nm+ EUV 工艺，峰值算力 FP16 达 256 TFLOPS，INT8 达 512 TOPS，功耗约 310 W；IO 功能由独立的 Nimbus V3 芯片承担，与主芯片及 HBM2 通过硅中介层共封装。



3.2.2 DaVinci Core：三维计算单元的设计逻辑

DaVinci Core 是达芬奇架构的基本计算单元，也是昇腾的创新核心，它针对神经网络计算模式设计的三类计算单元协同工作机制。分别是：

- Cube 单元（矩阵计算）：卷积层、全连接层等线性运算（占神经网络计算量 85% 以上）由 Cube 单元承担；
- Vector 单元（向量计算）：激活函数、归一化等逐元素非线性运算由 Vector 单元承担；
- Scalar 单元（标量控制）：循环控制与地址计算由 Scalar 单元承担。

3.2.3 片上存储层级

AI 芯片面临还有一个矛盾是 Cube 单元产生算力的速度远超 HBM 供应数据的速度，内存带宽成为制约训练效率的主要瓶颈，即”内存墙”问题。达芬奇架构通过多层次片上缓冲体系来缓解这一矛盾。

每个 DaVinci Core 内部设有 L0 Buffer，直接为 Cube/Vector 单元供料，访问延迟最低；多个 Core 共享 L1 Buffer，用于复用跨核的激活值；整个 SoC 设有 L2 Cache 作为片上最后一级缓存，片上 NoC 以 1024 位宽、2 GHz 时钟连接各 DaVinci Core，提供对片上 L2 缓存 4 TB/s 的访问带宽与对 HBM2 1.2 TB/s 的访问带宽。

TABLE 2. Kunpeng 920 memory hierarchy: Bandwidth and latency expected.

	Bandwidth expected (GB/s)	Latency expected (ns)	Characteristic (Coherency / Noncoherency)
Core(with L1)	6000	<2	Coherency
L2 Memory	6000	<4	Coherency
L3 Memory	3000	<15	Coherency
Interdie - Access L3 Cache	400	<30	Coherency
Main Memory	200	<90 (Interdie<110)	Coherency
Inter-SoC (4 SoCs/Pod)	50	<230	Coherency / Weak coherency

知乎 @eyesighting

这种设计的本质是通过软件策略将神经网络层切分为适合 L0/L1 Buffer 大小的计算块（tile），使 Cube 单元尽可能在片上缓冲命中的状态下持续工作，将 HBM 访问隐藏在计算延迟背后。这也是为何

昇腾的编程模型与 CUDA 有根本差异——CUDA 对程序员屏蔽了显式的缓存管理，而 CANN 中的算子开发需要程序员或编译器显式控制各级 Buffer 的数据搬运。

4 进阶调研：国内外最新处理器对比

4.1 桌面 CPU 横向对比：以飞腾为基准

4.1.1 国内外最新桌面 CPU 参数对比

表 1: 桌面 CPU 横向对比——以飞腾为基准

对比维度	飞腾腾锐 D3000	Intel Core Ultra 9 285K	AMD Ryzen 9 9950X	Apple M5 Pro
定位	国产信创桌面	消费级高端桌面	消费级旗舰桌面	专业移动端处理器
核心	8 核 FTC862	24 核 (8P+16E)	16 核 Zen5 (全大核)	14 核 (6 超级 +8 高效)
制程工艺	约 14nm (估算)	台积电 3nm (P 核)	台积电 4nm	台积电 3nm
最高主频	2.5 GHz	5.7 GHz	5.7 GHz	4.6 GHz
L3 缓存	8 MB + 8 MB L4	36 MB	64 MB	36 MB (统一)
内存支持	DDR5-5600	DDR5-6400	DDR5-5600	LPDDR5X 统一内存
TDP	70 W	125 W	170 W	≈ 30 W
AI 加速	无独立 NPU	NPU 13 TOPS	无独立 NPU	Neural Engine 38 TOPS
发布时间	2024 年 6 月	2024 年 10 月	2024 年 7 月	2025 年
实测性能	≈ Intel 10 代 i5	IPC 领先 13 代约 9%	单核领先 Intel 约 10%	能效比领先 x86 平台

4.1.2 桌面 CPU 差距分析与制约因素

制程代差：国际主流桌面 CPU 在 2024 年已全面迈入台积电 3—4nm 节点，而飞腾受制裁影响无法使用台积电先进制程，只能依赖中芯国际 14nm 工艺。制程落后约三代，直接导致在相同功耗预算（70W）下，可容纳的晶体管数量、可实现的主频上限均受到严格约束。即便微架构设计水平与国际相当，制程瓶颈也会将性能锁死在较低区间。

微架构迭代速度：Intel Arrow Lake 与 AMD Zen5 均是历经十余代打磨的结果。飞腾 FTC862 核作为首代产品，在分支预测精度、执行单元数量等细节上仍有差距。同时 Apple M5 的案例证明，虽然同样使用 ARM 架构授权，但凭借超宽微架构和统一内存设计，其能效比远超 x86 平台，说明微架构设计深度与制程也是关键。

4.2 GPU 横向对比：以摩尔线程为基准

4.2.1 最新国内外 GPU 参数对比

表 2: GPU 横向对比——以摩尔线程 MTT S4000 为基准

对比维度	MTT S4000	NVIDIA H100 SXM5	NVIDIA B200	Intel Ponte Vecchio
制程工艺	约 14/12nm (估算)	台积电 4N	台积电 4NP	台积电 5nm + Intel
FP32 算力	25 TFLOPS	67 TFLOPS	≈ 60 TFLOPS	45 TFLOPS
FP16 算力	100 TFLOPS	1,979 TFLOPS	2,250 TFLOPS	419 TFLOPS
显存容量	48 GB GDDR6	80 GB HBM3	192 GB HBM3e	128 GB HBM2e
显存带宽	768 GB/s	3,350 GB/s	8,000 GB/s	3,276 GB/s
互联带宽	240 GB/s	900 GB/s	1,800 GB/s	348 GB/s
软件生态	MUSA (含转换工具)	CUDA (30 年积累)	CUDA (兼容)	oneAPI / OpenCL

4.2.2 GPU 差距分析与制约因素

MTT S4000 与 H100 之间 FP16 算力高达约 20 倍的差距，反映了两个核心制约维度：

显存技术瓶颈：S4000 采用 GDDR6，而 H100 采用 HBM3，带宽差距达 4.4 倍。大模型任务对带宽高度敏感，国内尚不具备 HBM 大规模量产及 CoWoS 先进封装能力，这是供应链层面的硬制约。

片间互联与扩展性：MTLink 1.0 与 NVLink5 带宽相差数倍，导致在千卡级集群中通信效率低下，难以承接超大规模训练。

4.3 NPU：以华为昇腾 910C 为基准

4.3.1 最新国际 AI 加速器（NPU）横向对比

表 3: 最新国际 AI 加速器（NPU）横向对比——以昇腾 910C 为基准

对比维度	昇腾 910C (华为)	NVIDIA H100	NVIDIA B200	Google TPU v5e
制程工艺	中芯 7nm (N+2)	台积电 4N	台积电 4NP	台积电 7nm
FP16 算力	≈ 800 TFLOPS	989 TFLOPS	2,250 TFLOPS	≈ 197 TFLOPS
显存带宽	≈ 3.2 TB/s	3.35 TB/s	8.0 TB/s	819 GB/s
芯片面积	H100 的约 160%	基准 (100%)	未披露	未披露
单卡成本	≈ $1,800	≈ $30,000+	≈ $40,000+	内部使用
软件栈	CANN + MindSpore	CUDA + cuDNN	CUDA	JAX / XLA

4.3.2 NPU 差距分析

硬件层面：昇腾 910C 通过双 Die 合封，以 1.6 倍于 H100 的面积代价，实现了其 80% 的性能。这是在制程落后两代（中芯 7nm 对比台积电 4N）情况下的无奈选择。此外，HBM 存储器仍高度依赖外部供应链，是自主可控中最薄弱的一环。

软件层面：CUDA 形成了三重锁定：深度调优的算子库、与框架的深度耦合、以及全球开发者的技能惯性。即便如 Google TPU 般投入巨大，在 CUDA 的生态壁垒面前也只能寻求差异化竞争。

5 展望：国产处理器的突围路径

国产处理器在外部制裁与自主战略的“双重驱动”下，正经历从指令集受制于人向建立独立知识产权体系的深刻转型。目前已形成以飞腾、鲲鹏为代表的通用 CPU，以昇腾为代表的专用 NPU，以及以摩尔线程为代表的全功能 GPU 三条核心技术路径。

5.1 展望未来

1. 架构突围：随着摩尔定律放缓，依靠制程缩减带来的红利递减，国产处理器将深度押注“以架构换性能”。通过 Chiplet 技术整合计算与 IO 芯粒，利用先进封装对冲制造劣势。

2. 生态易帜：面对 ARM 授权风险与 CUDA 壁垒，RISC-V 架构（如香山项目）将成为实现指令集层面彻底自主的战略备选，通过开源生态构建新的软硬件话语权。

3. 全栈自主：未来突围的关键不再仅限于芯片设计，而在于国产光刻机（制造）、HBM 存储器（供应链）以及 CANN/MUSA 等软件栈（生态）的垂直整合。国产处理器有望在 AI 算力与信创市场率先实现闭环，并最终在多元算力时代建立起独立于外部限制的技术范式。